

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2005 年 8 月 18 日 (18.08.2005)

PCT


(10) 国際公開番号
WO 2005/076449 A1

- (51) 国際特許分類: H02M 3/28, H01F 27/28, 30/00, H02M 3/335
- (21) 国際出願番号: PCT/JP2005/001487
- (22) 国際出願日: 2005 年 2 月 2 日 (02.02.2005)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ: 特願2004-031766 2004 年 2 月 9 日 (09.02.2004) JP
- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 吉田 幸司 (YOSHIDA, Koji). 松尾 光洋 (MATSUO, Mitsuhiro). 竹島 由浩 (TAKESHIMA, Yoshihiro).
- (74) 代理人: 岩橋 文雄, 外 (IWAHASHI, Fumio et al.); 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG,

[続葉有]

(54) Title: SWITCHING POWER SUPPLY APPARATUS AND ELECTRONIC DEVICE USING THE SAME

(54) 発明の名称: スイッチング電源装置およびそれを用いた電子機器



(57) Abstract: A switching power supply apparatus having a structure in which a multilayer board or a laminated plate-like conductor is used as a winding of a transformer, thereby achieving a reduced volume of the transformer, an enhanced efficiency, a reduced size and a reduced amount of noise. The switching power supply apparatus is configured by connecting a series combination of two or more capacitors (23,24,25,26) to input terminals (22a,22b) of two or more switching power supplies having switching elements (27,28,29,30), transformers (31,32), and rectifying elements (33,34,37,38). The switching power supply apparatus uses, as its input voltages, voltages obtained by the capacitors (23-26) and combines and outputs, at common output terminals (40a,40b), voltages produced by the two or more switching power supplies. The transformers (31,32) have their windings prepared by overlaying coils comprising plate-like conductors. This can suppress noise conveyance via the windings and achieve a stable output characteristic.

(57) 要約: トランスの巻線として多層基板または積層された板状の導体を用いた構成で、トランスの体積を小さくできるとともに高効率かつ小型でノイズが小さいスイッチング電源装置を提供する。スイッチング電源装置は直列に接続された2つ以上のコンデンサ(23), (24), (25)および(26)を、スイッチング素子(27), (28), (29)および(30)、トランス(31), (32)、整流素子

[続葉有]



WO 2005/076449 A1



SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,
VC, VN, YU, ZA, ZM, ZW.

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML,
MR, NE, SN, TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護
が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA,
SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ,
BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE,
BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU,
IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR),

添付公開書類:

— 国際調査報告書
— 補正書・説明書

2文字コード及び他の略語については、定期発行される
各PCTガゼットの巻頭に掲載されている「コードと略語
のガイダンスノート」を参照。

(33), (34), (37) および (38) を有する2つ以上のスイッチング電源の入力端子 (22a), (22b) に接続して構成される。コンデンサ (23) - (26) で得られる電圧を入力電圧とし、2つ以上のスイッチング電源により生成されるそれぞれの出力電圧をまとめて共通の出力端子 (40a), (40b) に出力するとともに、トランス (31), (32) を板状の導体からなるコイルを重ね合わせて巻線としたスイッチング電源装置である。これにより巻線を介してのノイズ伝達を抑制でき安定した出力特性を得ることができる。

明 細 書

スイッチング電源装置およびそれを用いた電子機器

技術分野

[0001] 本発明は産業用や民生用の電子機器に直流安定化電圧を供給するスイッチング電源装置およびそれを用いた電子機器に関するものである。

背景技術

[0002] スwitchング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、小型かつ高効率で安定した出力特性が強く求められている。近年、特にマイクロプロセッサに代表される半導体部品の低電圧化・大電流化に伴い、より安定した電圧の確保と大電流化に対応するため、集中型の給電システムから半導体部品等の半導体装置に近接して給電する分散型給電システムへ移行している。この分散型給電システムでは機器の各部に電力を供給するのに用いられる比較的高いバス電圧、例えば48Vから半導体部品等の半導体装置の動作に必要な高安定な低電圧、例えば1V以下に変換する必要がある。

[0003] スwitchング電源装置はオン・オフを繰り返すスイッチング素子により矩形波状の交流電圧を発生させ、高周波のトランスなどを用いて電圧を変換し、変換された交流電圧を整流素子と平滑回路により直流に変換するものである。ここで用いられるトランスは磁性体に1次巻線と2次巻線を複数回巻いた構成であり、巻線に印加する電圧や誘起される電圧を巻線の巻数を調整することで変えることができる。

[0004] スwitchング電源装置ではトランスによって、大まかな電圧の変換を行い、微調整はスイッチング素子のオン・オフ比をPWM(Pulse Width Modulation)制御して行うことが一般的である。このトランスに巻かれる1次巻線や2次巻線は主に印加される電圧によって決定され、電圧が高いほど必要な巻数は多くなる。しかし、トランスの巻数が多くなると巻線間の絶縁に必要な部分の体積が増加し、トランスの外形が大きくなるという問題点が残る。

[0005] 従来の薄型化・小型化を実現するスイッチング電源装置としては、図5ないし図7に示すものが知られている。図5は従来のスイッチング電源装置の構成を示す回路プロ

ック図、図6Aないし図6Eは従来のスイッチング電源装置の主要部の信号波形図、図7は従来のスイッチング電源装置のトランスの構成図である。

- [0006] 例えば、スイッチング電源装置に多層プリント基板を用いる場合、巻数を多くするためには1層当たりの巻数を多くするか、または層数を多くして対応する必要がある。以下、従来の代表的なスイッチング電源装置としてのハーフブリッジコンバータを例にして説明する。ハーフブリッジコンバータはトランスの巻線への電圧を小さくできる回路方式として知られている。
- [0007] 図5において、入力電圧1 (V_{in}) を入力端子1a, 1bに印加する。第1のコンデンサ2と第2のコンデンサ3とのコンデンサ直列回路を入力端子1a, 1bの間に接続する。また、第1のスイッチング素子4と第2のスイッチング素子5の直列回路を入力端子1a, 1bに接続する。トランス6は1次巻線6aおよび第1の2次巻線6b, 第2の2次巻線6cを有する。1次巻線6aの一端を第1のコンデンサ2と第2のコンデンサ3の共通接続点に接続し、その他端を第1のスイッチング素子4と第2のスイッチング素子5の共通接続点に接続する。第1の2次巻線6bと第2の2次巻線6cを直列に接続する。トランス6の第1の2次巻線6bと第1の整流素子7を直列に接続する。またトランス6の第2の2次巻線6cと第2の整流素子8とを直列に接続する。そして第1の整流素子7と第2の整流素子8のカソード同士を共通接続する。第1の整流素子7と第2の整流素子8はトランス6の第1および第2の2次巻線6b, 6cに発生した電圧を全波整流する。
- [0008] インダクタンス素子9と平滑コンデンサ10とを直列に接続し、インダクタンス素子9の他端は平滑コンデンサ10の一端に接続する。平滑コンデンサ10の他端は、トランス6の第1の2次巻線6bと第2の2次巻線6cの共通接続点に接続する。インダクタンス素子9と平滑コンデンサ10によって構成された、いわゆる平滑回路は、第1の整流素子7および第2の整流素子8で得られる全波整流電圧を平滑し、平滑コンデンサ10の両端に安定な電圧を発生させる。
- [0009] 出力端子11a, 11bには平滑コンデンサ10の両端に生じた電圧が取り出される。負荷12には、平滑コンデンサ10で得られた安定した出力電圧 V_{out} が供給される。制御回路13は、出力端子11a, 11bに取り出された電圧を検出し、その出力電圧を安定化させるために第1のスイッチング素子4と第2のスイッチング素子5のオン・オフ比

(以下、時比率D)を決定し、それらを駆動する。

- [0010] 図6Aないし図6Eにおいて、図6Aは第1のスイッチング素子4の駆動波形、図6Bは第2のスイッチング素子5の駆動波形、図6Cはトランスの1次巻線6aに生じる電圧波形、図6Dはインダクタンス素子9と平滑コンデンサ10の直列回路に印加される全波整流電圧波形、図6Eはインダクタンス素子9を流れる電流波形をそれぞれ示す。
- [0011] 第1のスイッチング素子4と第2のスイッチング素子5は $D < 0.5$ の等しい時比率で交互にオン・オフさせる。第1のスイッチング素子4と第2のスイッチング素子5が等しい時比率Dでオン・オフさせると、第1のコンデンサ2と第2のコンデンサ3で分割される電圧は入力電圧の半分すなわち、それぞれ $V_{in}/2$ となる。
- [0012] 第1のスイッチング素子4がオンするとトランス6の1次巻線6aに第1のコンデンサ2の電圧 $V_{in}/2$ が印加される。ここで1次と2次の巻数比をNとすると、トランス6の第1巻線6bおよび第2の2次巻線6cにはそれぞれ電圧 $V_{in}/(2N)$ が発生し、第1の整流素子7がオンし、第2の整流素子8がオフしたとき、インダクタンス素子9と平滑コンデンサ10の直列回路に電圧 $V_{in}/(2N)$ が印加される。
- [0013] 同様に第2のスイッチング素子5がオンしたときにはトランスの1次巻線6aに逆向きに電圧 $V_{in}/2$ が印加され、トランス6の第1および第2の2次巻線6b, 6cにも逆向きに電圧 $V_{in}/(2N)$ が印加される。このとき、第1の整流素子7はオフし、第2の整流素子8はオンになり、インダクタンス素子9と平滑コンデンサ10の直列回路には電圧 $V_{in}/(2N)$ が印加される。
- [0014] 第1のスイッチング素子4および第2のスイッチング素子5がともにオフのときはトランス6の巻線電圧はゼロになり、第1の整流素子7および第2の整流素子8はオンになる。このとき、インダクタンス素子9と平滑コンデンサ10の直列回路の電圧はゼロになる。インダクタンス素子9の電流は第1の整流素子7と第2の整流素子8を分割して流れる。出力電圧は第1のスイッチング素子4と第2のスイッチング素子5の、時比率Dとトランス6の1次巻線6aと2次巻線の巻数比(1次巻線:2次巻線=N:1)によって決定され、出力電圧 V_{out} は、 $V_{out} = D(1/N)V_{in}$ となる。
- [0015] ハーフブリッジコンバータでは入力電圧は第1のコンデンサ2と第2のコンデンサ3で分割され、トランス6の1次巻線6aに印加される電圧は小さくなるので1次と2次の巻

数比 N は比較的小さくてよい。また、所定の出力電圧 V_{out} を得るためには巻数比 N と時比率 D の両方を任意に決定できるが、巻数比 N を小さくするとトランス6の2次巻線6b, 6cに発生する電圧が大きくなる。したがって第1の整流素子7および第2の整流素子8に印加する電圧が大きくなるので、結果的に高耐圧デバイスを用意しなければならないのでオン損失が大きくなる。

[0016] さらにこの場合、トランス6の1次巻線6aに流れる電流が大きくなり、時比率 D は小さくなるものの実効値は大きくなるので損失は増加する。したがって巻数比 N を小さくすると主にスイッチング素子の損失が増加する。逆に巻数比 N を大きくするとスイッチング素子の損失は小さくなるがトランス6の巻数比が大きくなるので、多層基板コイルなどのトランスを用いた場合、1層当たりの巻数の増加や層数を増加させなければならずトランス自体が大型化することを是認しなければならない。

[0017] 例えば、入力電圧48V、出力電圧1Vとし、巻数比 $N=8$ に設定しようとするれば、時比率 $D=0.166$ となる。また巻数比を $N=8$ に設定し、1次巻線と2次巻線エリアを等しくし、1層1ターンで構成しようとするれば16層の多層基板が必要になる。また多層基板を8層で構成しようとする、1次巻線は1層2ターンとする必要がある。

[0018] 図7には、8層基板に1層2ターンの1次巻線を構成し、8:1:1のトランスの巻線を構成した場合における基板上にエッチングなどで作られる銅箔パターン14と、磁束を通すコア部に相当する空間15を示す。貫通スルーホールAないしスルーホールIの中で同じ符号同士は同位置のスルーホールで対応する層の銅箔パターン14を接続している。このように1層2ターンを構成するためにはパターン間の距離の確保が必要になることと、多層基板の層間の接続をコイルの内側で行わなければならないので、電流を流せない空間が多く生じて空間の利用効率が悪化してトランスが大型化するという問題点が残る。

[0019] なお、この種に関連する先行技術としては日本公開特許、特開平6-215951号公報に紹介されている。

[0020] しかしながら従来の構成では、トランスの巻線として多層基板または積層された板状の導体を用いるとき、巻数比を大きくできないのでスイッチング素子の損失の悪化を招き、また損失を改善するために巻数比を大きくするとトランスが大型化するという

問題点があった。

- [0021] また、多層基板や積層された板状の導体を用いるとき、コイル間の浮遊容量が大きくなり第1および第2のスイッチング素子のオン・オフによって生じるスイッチング電圧波形により浮遊容量を介してノイズの伝達が大きくなり、安定度が悪化するという問題点が存在する。

発明の開示

- [0022] 本発明はトランスの巻線として多層基板または積層された板状の導体を用いるときに巻数比を増加させることなく、時比率Dを大きくできるため、スイッチング素子の損失とトランスの体積を小さくできるとともに、高効率かつ小型でノイズが小さいスイッチング電源装置およびそれを用いた電子機器を提供することを目的とするものである。
- [0023] 上記目的を達成するために、本発明は以下の構成を備えている。
- [0024] 本発明のスイッチング電源装置は、直列に接続された2つ以上のコンデンサをスイッチング素子、トランスおよび整流素子を有する2つ以上のスイッチング電源の入力端子に接続して2つ以上のコンデンサで得られる電圧を入力電圧として、2つ以上のスイッチング電源により生成されるそれぞれの出力電圧をまとめてスイッチング電源の共通の出力端子に出力するとともに、トランスを板状の導体からなるコイルを重ね合わせて巻線としたスイッチング電源装置である。こうした構成によって、巻線を介してのノイズ伝達を抑制でき安定した出力特性が得られる。
- [0025] また本発明のスイッチング電源装置は、トランスとしての巻線を多層プリント基板の銅箔パターンの積層構造としたものである。こうした構成によれば、巻線を介してのノイズ伝達を抑制でき安定した出力特性が得られる。
- [0026] また本発明のスイッチング電源装置は、多層プリント基板の1層あたりに1ターンの銅箔パターンを形成し、各層の前記銅箔パターンを接続部により接続する構成としたものである。こうした構成によれば、巻線を形成する領域を有効に活用することができ、小型化が実現できるという作用効果が奏される。
- [0027] また本発明のスイッチング電源装置は、接続部を銅箔パターンの外部に設けることにより、巻線を形成する領域を有効に活用することができて小型化が実現できるという作用効果が奏される。

- [0028] また本発明のスイッチング電源装置は、スイッチング電源をハーフブリッジコンバータとしたものである。こうした構成によれば、より低い出力電圧に対しても対応できてトランスの小型化が実現できる。
- [0029] また本発明のスイッチング電源装置は、2つ以上のスイッチング電源のスイッチング素子を等間隔でスイッチングする構成としたものである。こうした構成によれば、リップルを相殺することができるため安定した出力電圧が得られる。
- [0030] 本発明の電子機器は上記のスイッチング電源装置を用いて半導体部品等の半導体装置に電源供給する構成としたものである。スイッチング電源装置の小型化により電子機器全体の小型化が図れるとともに安定した出力電圧が供給できるため、電子機器としての特性の安定化が図れる。

図面の簡単な説明

- [0031] [図1]図1は本発明の実施の形態1にかかるスイッチング電源装置の構成を示す回路ブロック図である。
- [図2A]図2Aは本発明の実施の形態1にかかるスイッチング電源装置の第1のスイッチング素子の駆動波形図である。
- [図2B]図2Bは本発明の実施の形態1にかかるスイッチング電源装置の第2のスイッチング素子の駆動波形図である。
- [図2C]図2Cは本発明の実施の形態1にかかるスイッチング電源装置の第3のスイッチング素子の駆動波形図である。
- [図2D]図2Dは本発明の実施の形態1にかかるスイッチング電源装置の第4のスイッチング素子の駆動波形図である。
- [図2E]図2Eは本発明の実施の形態1にかかる第1のトランスの1次巻線への印加電圧波形図である。
- [図2F]図2Fは本発明の実施の形態1にかかる第2のトランスの1次巻線への印加電圧波形図である。
- [図2G]図2Gは本発明の実施の形態1にかかるスイッチング電源装置の第1のチョークコイルの電流波形図である。
- [図2H]図2Hは本発明の実施の形態1にかかるスイッチング電源装置の第2のチョーク

クコイルの電流波形図である。

[図2I]図2Iは本発明の実施の形態1にかかるスイッチング電源装置の第1および第2のチョークコイルの合算電流波形図である。

[図3]図3は本発明の実施の形態1にかかる多層基板を用いたトランスの構成図である。

[図4]図4は本発明の実施の形態2にかかるスイッチング電源装置の構成を示す回路ブロック図である。

[図5]図5は従来のスイッチング電源装置の構成を示す回路ブロック図である。

[図6A]図6Aは従来のスイッチング電源装置の第1のスイッチング素子の駆動波形図である。

[図6B]図6Bは従来のスイッチング電源装置の第2のスイッチング素子の駆動波形図である。

[図6C]図6Cは従来のスイッチング電源装置のトランスの1次巻線に生じる電圧波形図である。

[図6D]図6Dは従来のスイッチング電源装置の全波整流電圧波形図である。

[図6E]図6Eは従来のスイッチング電源装置のインダクタンスを流れる電流波形図である。

[図7]図7は従来のスイッチング電源装置のトランスの構成図である。

符号の説明

- [0032] 21 入力直流電圧
 22a, 22b 入力端子
 23 第1のコンデンサ
 24 第2のコンデンサ
 25 第3のコンデンサ
 26 第4のコンデンサ
 27 第1のスイッチング素子
 28 第2のスイッチング素子
 29 第3のスイッチング素子

- 30 第4のスイッチング素子
- 31 第1のトランス
 - 31a 第1のトランスの1次巻線
 - 31b 第1のトランスの第1の2次巻線
 - 31c 第1のトランスの第2の2次巻線
- 32 第2のトランス
 - 32a 第2のトランスの1次巻線
 - 32b 第2のトランスの第1の2次巻線
 - 32c 第2のトランスの第2の2次巻線
- 33 第1の整流ダイオード
- 34 第2の整流ダイオード
- 35 第1のチョークコイル
- 36 平滑コンデンサ
- 37 第3の整流ダイオード
- 38 第4の整流ダイオード
- 39 第2のチョークコイル
- 40a, 40b 出力端子
- 41 負荷
- 42 制御回路
- 43 銅箔パターン
- 44 コア部
 - 45a 多層基板の1層目の1次巻線
 - 45b 多層基板の2層目の1次巻線
 - 45c 多層基板の3層目の1次巻線
 - 45d 多層基板の4層目の1次巻線
 - 46a 多層基板の1層目の2次巻線
 - 46b 多層基板の2層目の2次巻線
 - 46c 多層基板の3層目の2次巻線

- 46d 多層基板の4層目の2次巻線
- 47 第1のトランス
- 48 第2のトランス
- 49 第3のトランス
- 100 第1のハーフブリッジコンバータ
- 101 第2のハーフブリッジコンバータ
- 300 第1のハーフブリッジコンバータ
- 301 第2のハーフブリッジコンバータ
- 302 第3のハーフブリッジコンバータ

発明を実施するための最良の形態

[0033] (実施の形態1)

図1は本発明の実施の形態1にかかるスイッチング電源装置の回路ブロック図である。

[0034] 図1において入力直流電圧21は、入力端子22a, 22bの間に印加されている。第1のコンデンサ23, 第2のコンデンサ24, 第3のコンデンサ25および第4のコンデンサ26は直列に接続され、入力端子22a, 22bの間に接続されている。第1のスイッチング素子27, 第2のスイッチング素子28は直列に接続され、第1のコンデンサ23と第2のコンデンサ24の直列回路に接続されている。第3のスイッチング素子29と第4のスイッチング素子30の直列回路は第3のコンデンサ25と第4のコンデンサ26との直列回路の両端に接続する。

[0035] 第1のトランス31は、1次巻線31a, 第1の2次巻線31bおよび第2の2次巻線31cとを有している。第1の2次巻線31bと第2の2次巻線31cは直列に接続される。第2のトランス32は、1次巻線32a, 第1の2次巻線32bおよび第2の2次巻線32cとを有する。第1の2次巻線32bと第2の2次巻線32cは直列に接続される。第1の整流ダイオード33と第2の整流ダイオード34のカソードは互いに共通接続され、整流ダイオード33のアノードはトランス31の第1の2次巻線31bの一端に接続され、整流ダイオード34のアノードは第2の2次巻線31cに接続される。

[0036] 第1のチョークコイル35と平滑コンデンサ36の直列回路は第1の整流ダイオード33

- と第2の整流ダイオード34の共通接続点、すなわち、共通カソードがその一端が接続され、その他端はトランス31の第1の2次巻線31bと第2の2次巻線31cの共通接続点、すなわち、2次巻線31bと2次巻線31に接続される。すなわち、2次巻線31bと2次巻線31cの他端同士の共通接続点に接続されている。
- [0037] 第3の整流ダイオード37と第4の整流ダイオード38のカソード同士を互いに共通接続し、両者の整流ダイオードはトランス32の第1の2次巻線32bと第2の2次巻線32cに接続される。第2のチョークコイル39の一端は第3の整流ダイオード37と第4の整流ダイオード38の共通接続点に接続され、その他端は第1のチョークコイル35と平滑コンデンサ36の共通接続点に接続されている。
- [0038] 出力端子40a, 40bは平滑コンデンサ36の両端に接続される。負荷41は出力端子40a, 40bを介して電力が供給される。制御回路42は、出力端子40a, 40bに出力された電圧を検出し、その出力電圧を安定化させるために第1ないし第4のスイッチング素子27ないし30の時比率Dを決定し、それらを同じ時比率Dになるように駆動する。第1のスイッチング素子27と第3のスイッチング素子29は位相差が90度になるように設定されている。
- [0039] スwitchング電源の一部を構成する第1のハーフブリッジコンバータ100は、第1のコンデンサ23, 第2のコンデンサ24, 第1のスイッチング素子27, 第2のスイッチング素子28, 第1のトランス31, 第1の整流ダイオード33, 第2の整流ダイオード34, 第1のチョークコイル35および平滑コンデンサ36から構成されている。
- [0040] また、スイッチング電源の一部を構成する第2のハーフブリッジコンバータ101は、第3のコンデンサ25, 第4のコンデンサ26, 第3のスイッチング素子29, 第4のスイッチング素子30, 第2のトランス32, 第3の整流ダイオード37, 第4の整流ダイオード38, 第2のチョークコイル39, 平滑コンデンサ36から構成されている。
- [0041] 次に、本発明の実施の形態1にかかるスイッチング電源装置の回路動作について、図2Aないし図2Iを用いて説明する。なお回路動作は1周期の繰り返しとなるため、1周期(時刻T0からT8)について説明する。図2Aないし図2Iは本発明の実施の形態1にかかるスイッチング電源装置の主要部の信号波形図である。
- [0042] 図2Aないし図2Iにおいて、図2A-図2Dはそれぞれ第1-第4のスイッチング素子2

7ないし30の駆動波形、図2E、図2Fは第1、第2のトランス31、32の1次巻線31a、32aへの印加電圧の波形、図2G、図2Hはそれぞれ第1、第2のチョークコイル35、39の電流の波形、図2Iは第1、第2のチョークコイル35、39の電流が合算された波形をそれぞれ示す。

[0043] まず、第1および第2のトランス31、32の1次巻線31a、32aの側について説明する。図2A、図2Bにおいて、時刻T0からT3の間では第1のスイッチング素子27がオン状態、第2のスイッチング素子28がオフ状態となる。このとき、第1のコンデンサ23に充電された電圧が第1のトランス31の1次巻線31aに印加され、そこに生じる電圧は図2Eに示すように電圧VHとなる。

[0044] また、時刻T3からT4の間では第1のスイッチング素子27および第2のスイッチング素子28がオフ状態となる。このとき、第1のトランス31の1次巻線31aが開放され、第1のトランス31の1次巻線31aの電圧はVMとなる。そして時刻T4からT7の間では、第1のスイッチング素子27がオフ状態、第2のスイッチング素子28がオン状態となる。このとき、第2のコンデンサ24で充電された電圧が時刻T0からT3の間と逆方向に第1のトランス31の1次巻線31aに印加され、図2Eに示すように第1のトランス31の1次巻線31aが電圧VLとなる。

[0045] さらに時刻T7からT8の間では第1のスイッチング素子27および第2のスイッチング素子28がオフ状態となる。このとき、第1のトランス31の1次巻線31aが開放され、第1のトランス31の1次巻線31aに生じる電圧は図2Eに示すようにVMとなる。以降同様の動作を繰り返す。

[0046] また、第2のトランス32についても第1のトランス31と同様の動作を行う。すなわち、図2C、図2Dにおいて、時刻T2からT5の間では第3のスイッチング素子29がオン状態、第4のスイッチング素子30がオフ状態となる。このとき、第3のコンデンサ25に充電された電圧が第2のトランス32の1次巻線32aに印加され、第2のトランス32の1次巻線32aが図2Fに示すように電圧VHとなる。そして時刻T5からT6の間では第3および第4のスイッチング素子29、30がオフ状態となる。第2のトランス32の1次巻線32aが開放され、第2のトランス32の1次巻線32aが電圧VMとなる。

[0047] そして時刻T6からT8、T0からT1の間で第3のスイッチング素子29がオフ状態、第

4のスイッチング素子30がオン状態となり、図2Fに示すように、第4のコンデンサ26で充電された電圧が時刻T2からT5の間と逆方向に第2のトランス32の1次巻線32aに印加され、第2のトランス32の1次巻線32aが電圧VLとなる。さらに時刻T1からT2の間で第3のスイッチング素子29および第4のスイッチング素子30がオフ状態となり、図2Fに示すように、第2のトランス32の1次巻線32aが開放され、第2のトランス32の1次巻線32aが電圧VMとなる。以降同様の動作を繰り返す。

[0048] 次に、第1のトランス31の2次巻線31b, 31cおよび第2のトランス32の2次巻線32b, 32cの動作について説明する。

[0049] まず第1のトランス31について、図2Eに示すように時刻T0からT8の1周期の2次巻線31b, 31cの動作について説明する。

[0050] 図2Eにおいて、時刻T0からT3の間では第1のトランス31の2次巻線31bに第1のトランス31の巻数比に応じて電圧が発生し、第1の整流ダイオード33がオンする。そして第1のチョークコイル35に電圧が印加され、図2Gに示すように、第1のチョークコイル35の電流が増加する。そして時刻T3からT4で第1のスイッチング素子27がオフすると、第1のトランス31の1次巻線31aは開放になり電流はゼロになる。

[0051] 第1のトランス31の第1の2次巻線31bと第2の2次巻線31cには第1のチョークコイル35の電流が分割して流れるため、第1の整流ダイオード33と第2の整流ダイオード34はオンになり、第1のトランス31の1次巻線31aと第1の2次巻線31bと第2の2次巻線31cに発生する電圧はゼロになる。したがって第1のチョークコイル35と平滑コンデンサ36の直列回路の印加電圧は0Vになり、第1のチョークコイル35の電流は減少する。

[0052] そして時刻T4からT7で第2のスイッチング素子28がオンすると第1のトランス31の1次巻線31aには第2のコンデンサ24の電圧が印加される。この時の電圧は時刻T0からT3の時とは逆向きの電圧になる。したがって第1のトランス31の第1の2次巻線31bと第2の2次巻線31cにも逆向きの電圧が発生し、第1の整流ダイオード33をオフにする。第1のチョークコイル35にはオン状態である第2の整流ダイオード34を介して第1のトランス31の巻数比に応じた電圧が誘起され、図2Gに示すように、第1のチョークコイル35を流れる電流は増加する。さらに時刻T7からT8で第2のスイッチング

素子28がオフすると第1のトランス31の1次巻線31aは開放され、電流はゼロになる。

[0053] そして第1のチョークコイル35の電流は第1のトランス31の第1の2次巻線31bと第2の2次巻線31cを分割して流れるため、第1の整流ダイオード33と第2の整流ダイオード34がオンし、第1のトランス31の全ての巻線に印加される電圧はゼロになり、図2Gに示すように、第1のチョークコイル35と平滑コンデンサ36の直列回路には0Vが印加されるので第1のチョークコイル35の電流が減少する。

[0054] 第2のトランス32の第1および第2の2次巻線32b, 32cの側においても同様の動作を行う。すなわち、図2Fにおいて、時刻T2からT5の間で第2のトランス32の2次巻線32bに第2のトランス32の巻数比に応じて電圧が発生し、第3の整流ダイオード37がオンする。そして第2のチョークコイル39に電圧が印加され、図2Hに示すように、第2のチョークコイル39の電流が増加する。そして時刻T5からT6で第3のスイッチング素子29がオフすると、第2のトランス32の1次巻線32aは開放になり電流はゼロになる。

[0055] 第2のトランス32の第2の2次巻線32bと第2の2次巻線32cには第2のチョークコイル39の電流が分割して流れるため、第3の整流ダイオード37と第2の整流ダイオード38はオンになり、第2のトランス32の1次巻線32aと第1の2次巻線32bと第2の2次巻線32cに発生する電圧はゼロになる。したがって第2のチョークコイル39と平滑コンデンサ36の直列回路の印加電圧は0Vになり、第2のチョークコイル39の電流は減少する。そして時刻T6からT8, T0からT1で第4のスイッチング素子30がオンすると第2のトランス32の1次巻線32aには第4のコンデンサ26の電圧が印加される。

[0056] この場合の電圧は時刻T2からT5のときとは逆向きの電圧になる。したがって第2のトランス32の第1の2次巻線32bと第2の2次巻線32cにも逆向きの電圧が発生し、第3の整流ダイオード37をオフにする。第2のチョークコイル39にはオン状態である第4の整流ダイオード38を介して第2のトランス32の巻数比に応じた電圧が誘起され、図2Hに示すように、第2のチョークコイル39を流れる電流は増加する。

[0057] さらに時刻T1からT2で第4のスイッチング素子30がオフすると第2のトランス32の1次巻線32aは開放され、電流はゼロになる。そして第2のチョークコイル39の電流は

第2のトランス32の第1の2次巻線32bと第2の2次巻線32cを分割して流れるため、第3の整流ダイオード37と第4の整流ダイオード38がオンし、第2のトランス32の全ての巻線に印加される電圧はゼロになり、図2Hに示すように、第2のチョークコイル39と平滑コンデンサ36の直列回路には0Vが印加されるので第2のチョークコイル39の電流が減少する。

[0058] そして、図2G、図2Hに示す電流が図1に示した共通の出力端子40a、40bに出力されるため、第1および第2のトランス31、32の発生する電流が合算され、図2Iに示す電流波形となる。

[0059] なお、第1のハーフブリッジコンバータ100と第2のハーフブリッジコンバータ101は同期して動作する。また、制御回路42は第1のスイッチング素子27のオン・オフのタイミングと第3のスイッチング素子29のオン・オフのタイミングを90度の位相差で駆動するように設定されている。したがって、出力端子40a、40bの出力は、第1のチョークコイル35を流れる電流と第2のチョークコイル39を流れる電流を加算して出力するためにリップルは相殺され小さくなる。

[0060] 出力電圧は第1のスイッチング素子27と第2のスイッチング素子28をオン・オフさせる時比率Dと第1のトランス31の1次巻線と2次巻線の巻数比(1次巻線:2次巻線=N:1)によって決定されるが、従来のハーフブリッジコンバータを単独で構成した場合とは異なり、本発明では複数のハーフブリッジコンバータで構成しているので、入力電圧が等価的に V_{in} の半分になり、出力電圧は次式で表される。

[0061]
$$V_{out} = D(1/N)(V_{in}/2)$$

この場合、各ハーフブリッジコンバータの入力電圧 V_{in} はこの入力電圧 V_{in} の半分になり、さらに第1のコンデンサ23と第2のコンデンサ24で分割され、第1のトランス31の1次巻線31aに印加される電圧は入力電圧 V_{in} の $1/4$ となる。こうした従来のハーフブリッジコンバータ単独の場合と比較してトランスに印加される電圧はさらに半分になる。その結果必要な出力電圧 V_{out} を得るのに巻数比Nはさらに半分にすることができる。

[0062] 次に、従来の回路構成と比較するために、本発明の回路構成の場合のトランスの仕様を計算する。従来の回路での計算と同様に、例えば入力電圧を48V、出力電圧

を1Vとすると、巻数比 $N=4$ のときには $D=0.166$ となる。 $N=4$ を実現するためには、1次巻線と2次巻線のエリアを等しくしたとき、8層の多層基板、1層1ターンで構成することが可能になる。

[0063] 次に図3を用いて本発明のスイッチング電源装置に用いたトランスについて説明する。図3は本発明の実施の形態1にかかる多層基板を用いたトランスの構成図である。図3に示すように8層基板に1層2ターンの1次巻線を構成し、4:1:1のトランスの巻線を構成したときの各層の銅箔パターンである。基板上にエッチングなどで作られる銅箔パターン43、磁束を通すコア部に相当する空間44が形成されている。なお、図3には、トランスの1次巻線45aないし45d、2次巻線46aないし46d、貫通スルーホールAないしIをそれぞれ示している。貫通スルーホールAないしIの中で同じ符号は同位置のスルーホールで対応する層の銅箔パターン43を接続する。

[0064] 1次巻線45aないし45dを直列に接続しているために、巻数比 N は小さくすることができる。またトランスの巻数比は4:1であり、8層の多層基板で構成している。1次巻線は4層で1層当たり1ターンで構成し、2次巻線側46aないし46dは2層分を並列に接続して1ターンを構成し、第2の2次巻線も同様に2層分を並列に接続し1ターンを構成している。1層当たり1ターンを実現しているので1次巻線45aないし45dの間および2次巻線46aないし46dの間の接続は貫通スルーホールAないしIを用いて巻線部の外側で接続する構成としている。これにより巻線の内側での接続は不要になる。また、1層当たり2ターン以上を構成するための巻線間の絶縁部や層間で2ターンの巻線の内側で接続するスルーホールなどは不要となり、コイルを形成する空間を有効利用できて小型化が可能になる。

[0065] 同じ条件で比較するために、従来のハーフブリッジコンバータを2台用意し、それらの1次側を並列に接続したときとの比較を行う。この場合、2次側の電流は同じになるので、銅箔パターン43は同じ幅とし、本発明の1次側電流は従来と比較して2倍流れるので銅箔パターン幅は2倍にしている。このような図3に示した本発明の構成によれば図7に示した従来の巻線部の面積に対して約20%の削減ができることを知見した。

[0066] また、本発明の回路構成によれば1次側に印加する電圧の振幅を小さくすることが

できるのでノイズ源そのものも小さくすることができる。即ち浮遊容量が大きい多層基板や巻線を板状の導体で積層した構成を採用したとしても、巻線を介してのノイズの伝達は少なくなり高安定なスイッチング電源装置が構成できるという効果が得られる。

[0067] なお実施の形態1では、ハーフブリッジコンバータを例にとりて説明したが、他のフォワード型やブリッジ型、プッシュプル型に代表されるスイッチングコンバータを用いて1次側を直列接続し2次側を並列接続した時にも同様な効果が得られる。特にハーフブリッジコンバータを用いたときは直列接続によるトランスの1次巻線の低減に加えて、この1次巻線に印加される電圧が小さくなるので、より低い出力電圧に対しても対応が可能になりトランスの小型化に特に効果がある。

[0068] 以上に説明した効果により、マイクロプロセッサなどの半導体装置の分散型給電システムにおいて、比較的高いバス電圧、例えば48Vから半導体装置の動作に好適な、たとえば1V程度の低電圧を供給するスイッチング電源装置として有効である。

[0069] (実施の形態2)

図4は本発明の実施の形態2にかかるスイッチング電源装置の構成を示す回路ブロック図である。実施の形態1、すなわち、図1のものとは、3つのハーフブリッジコンバータになっている点で相違する。各ハーフブリッジコンバータの基本的な動作は実施の形態1で説明した動作と同じであるので省略する。また、図4において、図1と同じ構成要件については同じ符号を付与した。

[0070] 図4において、入力直流電圧21は入力端子22a, 22bの間に印加される。第1のハーフブリッジコンバータ300は第1のトランス47を有する。第2のハーフブリッジコンバータ301は第2のトランス48を有する。第3のハーフブリッジコンバータ302は第3のトランス49を有する。これら3つのハーフブリッジコンバータの出力電流は加算して平滑されてリップル電流を吸収する構成になっている。

[0071] 出力端子40a, 40bは、それぞれのハーフブリッジコンバータ300, 301, 302の出力をまとめて出力するように、共通に接続されている。負荷41は出力端子40a, 40bの間に接続されている。制御回路42は、出力端子40a, 40bの電圧を検出して、第1のハーフブリッジコンバータ300, 第2のハーフブリッジコンバータ301および第3のハーフブリッジコンバータ302のスイッチング素子の時比率Dを決定させることでこれ

らを安定に駆動させるものである。

- [0072] また、各ハーフブリッジコンバータ300ないし302では等間隔に駆動信号をシフトし、各ハーフブリッジコンバータ300ないし302の出力電流を加算し、出力電流リップルを相殺するように駆動される。また全てのスイッチング素子は等しい時比率Dになるように設定されている。
- [0073] なお、図4において、トランス47ないし49および制御回路42の近傍に表示したVG1ないしVG6はトランス47、48および49のスイッチング素子(符号なし)に供給される駆動信号を示す。こうした駆動信号は制御回路42から出力され、図2Aないし図2Dに示したものと同一性格の駆動信号である。
- [0074] さて、以上のように接続されたスイッチング電源装置においてその動作を説明する。実施の形態2に示したものは、実施の形態1とはハーフブリッジコンバータの構成を2段から3段にしたことで異なる。第1ないし第3のハーフブリッジコンバータ300-302の出力電流は3相で駆動され、これらの出力電流は出力端子40a, 40bにおいて加算され、リップル電流は互いにキャンセルされるように構成される。
- [0075] 3相駆動によって、ハーフブリッジコンバータ300ないし302の入力電圧はさらに小さくなり、スイッチング素子に印加される電圧も入力電圧の $1/3$ になり、トランスの1次巻線に印加される電圧も $(1/6)V_{in}$ になる。この大きさは実施の形態1に比べると、 $2/3$ となり、より出力電圧の仕様が低い場合でも対応が可能になる。例えば、実施の形態1では出力1Vに対して8層基板で対応していたが、同様仕様のトランスであれば出力電圧が $(2/3) \times 1V = 0.667V$ への対応が可能になる。
- [0076] なお、出力電圧が低くなると通常のトランスの巻数比が高くなるが、直列数を増やすことで基板の層数を増やすことなく対応が可能になる。このようにすれば、トランスの1次巻線に印加される電圧の振幅を小さくでき、ノイズは実施の形態1と比較してさらに小さくすることができる。また各ハーフブリッジコンバータ300ないし302でスイッチング素子のタイミングの位相をシフトさせるならば、マルチフェーズ効果により出力リップルが小さくなる。さらに、単独動作の3倍の周波数で動作させることができるため、容量の小さい平滑コンデンサで電圧を安定化させることができるという効果が得られる。
- [0077] なお、3つのハーフブリッジコンバータを例にとって説明したが、4つ以上のハーフ

ブリッジコンバータを用いても同様の効果が奏される。

[0078] また、ハーフブリッジコンバータを例にとって説明したが、他のフォワードコンバータやブリッジ型、プッシュプル形コンバータでも同様の効果が得られる。

[0079] また本発明にかかるスイッチング装置は、マイクロプロセッサなどの半導体部品等の半導体装置の分散型給電システムにおいて、比較的高いバス電圧、例えば48Vから、半導体装置の動作に好適な例えば1V程度の低電圧を供給するスイッチング電源装置としても有効である。

産業上の利用可能性

[0080] 本発明にかかるスイッチング電源装置は、多層基板または板状の導体を積層して巻線を構成するトランスを有するスイッチング電源を複数個並列に接続することにより、トランスの空間効率がよく小型で高効率なスイッチング電源装置が構成できるという効果を有し、各種電子機器などに有用である。

請求の範囲

- [1] 直列に接続された2つ以上のコンデンサをスイッチング素子, トランス, 整流素子を有する2つ以上のスイッチング電源の入力端子に接続して前記2つ以上のコンデンサで得られる電圧を入力電圧とし、前記2つ以上のスイッチング電源により生成されるそれぞれの出力電圧をまとめて前記スイッチング電源の共通の出力端子に出力するとともに、前記トランスを板状の導体からなるコイルを重ね合わせて巻線としたスイッチング電源装置。
- [2] 前記トランスとしての巻線を多層プリント基板の銅箔パターンの積層構造とした請求項1に記載のスイッチング電源装置。
- [3] 前記多層プリント基板の1層あたりに1ターンの銅箔パターンを形成し、各層の前記銅箔パターンを接続部により接続する構成とした請求項2に記載のスイッチング電源装置。
- [4] 前記接続部を銅箔パターンの外部に設けた請求項3に記載のスイッチング電源装置。
- [5] 前記スイッチング電源をハーフブリッジコンバータとした請求項1に記載のスイッチング電源装置。
- [6] 2つ以上のスイッチング電源のスイッチング素子を等間隔でスイッチングする構成とした請求項1に記載のスイッチング電源装置。
- [7] 請求項1ないし6のいずれか1つに記載のスイッチング電源装置を用いて半導体装置に電源供給する電子機器。

補正書の請求の範囲

補正書の請求の範囲〔2005年6月30日（30.06.05）国際事務局受理：出願当初の請求の範囲1は補正された；他の請求の範囲は変更なし。（1頁）〕

- [1] （補正後） 直列に接続された2つ以上のコンデンサをスイッチング素子、トランス、整流素子を有する2つ以上のスイッチング電源の入力端子に接続して前記2つ以上のコンデンサで得られる電圧を入力電圧とし、前記2つ以上のスイッチング電源により生成されるそれぞれの出力電圧をまとめて前記スイッチング電源の共通の出力端子に出力するとともに、前記トランスを板状の導体からなるコイルを重ね合わせて巻線とし、前記トランスの2次巻線の各々を1ターンのコイルまたは1ターンのコイルを複数並列に接続したスイッチング電源装置。
- [2] 前記トランスとしての巻線を多層プリント基板の銅箔パターンの積層構造とした請求項1に記載のスイッチング電源装置。
- [3] 前記多層プリント基板の1層あたりに1ターンの銅箔パターンを形成し、各層の前記銅箔パターンを接続部により接続する構成とした請求項2に記載のスイッチング電源装置。
- [4] 前記接続部を銅箔パターンの外部に設けた請求項3に記載のスイッチング電源装置。
- [5] 前記スイッチング電源をハーフブリッジコンバータとした請求項1に記載のスイッチング電源装置。
- [6] 2つ以上のスイッチング電源のスイッチング素子を等間隔でスイッチングする構成とした請求項1に記載のスイッチング電源装置。
- [7] 請求項1ないし6のいずれか1つに記載のスイッチング電源装置を用いて半導体装置に電源供給する電子機器。

条約第 19 条 (1) に基づく説明書

本願発明の請求の範囲第 1 項は、直列に接続された 2 つ以上のコンデンサをスイッチング素子、トランス、整流素子を有する 2 つ以上のスイッチング素子の入力端子に接続して 2 つ以上のコンデンサで得られる電圧を入力電圧とし、前記 2 つ以上のスイッチング電源により生成されるそれぞれの出力をまとめてスイッチング電源の共通の出力端子に出力することを明確にした。

また、今回の補正によって、トランスを板状の導体からなるコイルを重ね合わせて巻線とし、トランスの 2 次巻線の各々を 1 ターンのコイルまたは 1 ターンのコイルを複数並列に接続して構成したスイッチング電源であることも明確にした。





こうした本願発明は、スイッチング電源に用いられるトランスは、板状のコイルを重ね合わせて構成する。また、トランスの 2 次巻線を 1 ターンまたは 1 ターンのコイルを複数接続した構成としている。トランスの 2 次巻線を 1 ターンまたは 1 ターンのコイルを複数接続した構成とすることで、トランスの 1 次巻線の総巻線数も小さくすることができる。総巻線数を小さくすることができるならば、トランスを構成する 1 次巻線コイルの総数の削減や、1 層あたりターン数の削減（1 ターン化）が実現でき、シンプルな構造のトランスが実現でき、小型化が可能になるという効果を奏する。


これに対して、引用例 1（JP 2002-223565A）は、入力側を直列接続して、スイッチング素子の印加電圧を下げる回路構成を開示する。しかし、トランスに関するものではなく、トランスの小型化を図るという技術的思想を開示していない。

また、引用例 2（JP 5-135968A）は板状のコイルを用いて、コイルの外側で接続する構成を開示している。しかし、トランスの駆動に関しては開示していない。したがって、トランスの駆動に工夫を施してトランスの小型化を図るという効果を期待することはできない。


本願発明の技術的思想によれば、低電圧出力で、特に内蔵されるトランスの 2 次巻線を 1 ターンで構成するスイッチング電源で、入力電圧が高い用途に特に効果的である。

一方、引用例 1 と 2 とを組み合わせても、本願発明に開示した効果を奏することは期待できない。すなわち、スイッチング電源の入力側を直列に接続し、板状のコイルを有するトランスを用いて、トランスの出力側の巻線数を板状のコイルを 1 ターンまたは 1 ターンのコイルを複数並列にして構成し、入力側の直列接続により、各トランスの 1 次巻線に印加される電圧を低減する工夫により、トランスの巻数比（1 次巻線数／2 次巻線数）を低減し、結果的に 1 次巻線の総巻線数を低減し、コイルの層数の削減や、1 層 1 ターン化により、トランスの小型化するという効果は期待できない。







[図3]




[図4]




[図5]




[図6A]




[図6B]




[図6C]




[図6D]



[図6E]



[図7]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/001487

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl.⁷ H02M3/28, H01F27/28, 30/00, H02M3/335

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl.⁷ H02M3/28, H01F27/28, 30/00, H02M3/335

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2005
Kokai Jitsuyo Shinan Koho	1971-2005	Toroku Jitsuyo Shinan Koho	1994-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2002-223565 A (Nissin Electric Co., Ltd.), 09 August, 2002 (09.08.02), Par. Nos. [0016] to [0031]; Fig. 5 & US 2002/00126517 A1 & EP 1227571 A2	1-7
Y	JP 5-135968 A (FDK Corp.), 01 June, 1993 (01.06.93), Par. Nos. [0011] to [0024]; Fig. 1 (Family: none)	1-7
Y	JP 2001-78449 A (Sanken Electric Co., Ltd.), 23 March, 2001 (23.03.01), Par. Nos. [0013] to [0037]; Fig. 1 (Family: none)	6



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T"

later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X"

document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y"

document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&"

document member of the same patent family

Date of the actual completion of the international search

28 April, 2005 (28.04.05)

Date of mailing of the international search report

17 May, 2005 (17.05.05)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/001487

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2001-218468 A (Densei-Lambda Kabushiki Kaisha), 10 August, 2001 (10.08.01), Par. Nos. [0002] to [0003], [0014] to [0019]; Fig. 1 (Family: none)	7

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.⁷ H02M3/28, H01F27/28, 30/00, H02M3/335

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int.Cl.⁷ H02M3/28, H01F27/28, 30/00, H02M3/335

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2005年
日本国実用新案登録公報	1996-2005年
日本国登録実用新案公報	1994-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2002-223565 A (日新電機株式会社) 09.08.2002, 【0016】-【0031】, 図5 & US 2002/00126517 A1 & EP 1227571 A2	1-7
Y	JP 5-135968 A (富士電気化学株式会社) 01.06.1993, 【0011】-【0024】, 図1 (ファミリーなし)	1-7

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

28.04.2005

国際調査報告の発送日

17.5.2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

櫻田 正紀

電話番号 03-3581-1101 内線 3358

3V

3328

様式PCT/ISA/210 (第2ページの続き) (2004年1月)